高端计算机系统架构设计，可分为宏观设计和微观设计。宏观设计是整个大型计算机网络架构设计，微观设计是单系统/子系统内部背板架构设计。从整个大型计算机系统设计来看，目前不管是工业、电信、还是国防系统中，更多地采用分层的分布式网络结构，这种结构，短期内不会有太大改变；但在微观系统（单/子系统内部）架构设计来看，随着处理器处理能力和数据传输技术不断发展，已经有了跨越式改进。

2 半导体技术推进系统微观架构革新

传统计算机系统的微观架构通常采用基于VME、CPCI、VXI等规范的并行结构。但随着近些年来半导体技术的飞速发展，各种新的结构不断涌现，如SOC的出现极大的提高了单一系统的运算能力（单节点可达574Gflops），而基于HSSP（高速串行差分协议）的Fabric（背板交换）技术则解决了通过背板进行高速、大块数据传输的难题（微观背板吞吐能力可以提高到100GBPS的量级）。

3 新颖的的背板交换形式 - VPX

现在市场上比较流行的Fabric形式有多种，其中尤以VPX引人关注，VPX一般应用于对环境、尺寸、功耗、重量要求比较苛刻的应用当中，如军工、航空航天、车载、高端工业数据处理平台等。

VPX是一种总线标准，但不是一种并行总线标准。VPX颠覆了原来并行总线的概念，它是一种点到点式的背板交换结构，通过多路背板HSSP信号定制微观系统内点到点数据交换拓扑。支持这种交换架构设计的HSSP信号有sRIO(serial Rapid IO) 、PCI-eXpress、10GigaNet、40GigaNet等。

随着双核、四核、八核、100核到众核（many core）处理器的不断更新，微观系统内数据交互可以达到几百个Gbps。显然，传统并行背板系统架构由于受总线时钟、数据位宽、电磁干扰的限制，已经很难承受如此之大的数据流量要求。

而VPX的低压串行差分信号高速数据传输能力和抗干扰能力很好的解决了这一难题，其最新的高速差分信号速率可以达到10Gbps，同时不受时钟、数据/地址位宽限制，且这种高速串行差分信号对可以根据系统设计需要进行端口捆绑，实现多端口并行传输，实现数据流量的最大化。300GB/s的数据流量通过VPX背板可以轻松实现交互，使其背板的吞吐能力比传统的并行总线架构提高了100倍以上。

4 VPX背板交换架构模型

4.1 星型、网状微观系统背板拓扑结构

典型的VPX系统交换架构有星型及网状两种。星型架构可以扩展系统负载数量，一般可以达到18个负载，星型架构中一般分为两种：单星结构和双星结构。可以根据系统的复杂程度来选择使用什么样的结构。图2是一个单星结构，从中可以看到所有负载节点都是通过同一个Fabric交换来实现点到点互联结构。

在很多系统设计前期，使用网状结构来搭建实验室平台或小型实验系统也会经常遇到。这样既可以实现点到点高速串行互联结构，也可以一定程度上节省前期开发成本。但背板负载数量有一定限制，一般5个负载以下，可以实现全网状结构。如图3所示的5负载网状结构。

4.2 微观架构分层设计

最新的VPX标准中，微观背板架构设计充分利用宏观系统架构设计中的分层理念，把所有背板交换（Fabric）信号分为功能平面、管理平面、控制平面、数据平面和扩展平面五层面(如图4所示)，从而实现微观背板数据交换清晰的流量控制。

图 (4), 微观系统背板架构分层模型

每个层面的互联都采用前述提到的星型或网状拓扑。这种设计方式在未来的系统设计中将会是主要方向。根据不同的系统要求，可以选择使用不同交换平面组合。

5 典型系统架构设计

图5是一个典型高端计算机系统设计架构，其是AESA雷达应用案例。宏观上采用3层网络系统结构；微观上，每个系统内部采用背板交换结构。每个微观系统中使用5块高端单板信号处理计算机（DSP），各DSP间通过高速HSSP端口交互。这种从宏观到微观，从混合到分层的系统设计思路将会是未来大型系统设计的基础。

图 (5) 典型高端计算机系统设计结构

图6是关于此系统中VPX微观系统架构的细化。其中使用了5片DSP计算机，多个DSP间通过sRIO实现高速背板数据交互，系统的浮点处理能力可以达到384Gflops。

图(6)， AESA案例

6 系统架构发展预测

所有的事情都是动态发展变化的，系统架构设计也不会例外。系统设计必须充分考虑到将来系统扩展的复杂性、兼容性。由于单个计算微观子系统的处理能力不断增强，把宏观系统中的多个子系统合并成为一个微观子系统在技术上已经可行。在可预见的将来，随着技术、工艺的发展及对环境的重视程度加深，系统设计在宏观架构上会保持分层结构并尽量简单化；在微观架构上会尽量做到高性能、小尺寸、低重量和低功耗或者叫SWaP。

参考文献：

1， VITA46标准

2， OpenVPX 标准1.2

3，嵌入式产品手册